ALINX Versal AI Edge
系列的自适应计算加速平台(ACAP)（型号：VD100）正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。
这款Versal AI Edge开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。在底板设计上我们采用了1路12pin的PMOD接口，2路万兆光纤接口，2路以太网口，2路MIPI接口，1路USB2.0接口，1路UART接口和1路PCIe3.0X4接口。满足用户的高速数据传输和交换的要求，是一款数据通信的“专业级”和”全能级“开发平台。相信这样的一款产品非常适合从事人工智能，数据加速和视频图像处理的学生、工程师等群体。
开发板简介#
在这里，对这款Versal AI VD100平台进行简单的功能介绍。
开发板的整个结构，继承了我们一贯的核心板+扩展板的模式来设计的。核心板和扩展板之间使用高速板间连接器连接。
核心板主要由Versal AI VE2302 + 4个DDR4 + QSPI FLASH+EMMC构成，我们选用的Versal AI Series的VE2302芯片，SFVA784封装。VE2302和DDR4的数据位宽为64位，DDR4容量高达4GB，数据速率为3200bps。满足数据处理过程中对高缓冲区的需求。另外核心板上有8G的EMMC和512Mbit的QSPI FLASH，用于系统启动和数据存储。
底板上带有丰富的外围接口，下图为整个VD100平台的结构示意图：
通过这个示意图，我们可以看到，我们这个开发平台所能实现的功能。
Versal AI VE2302核心板
由VE2302+4GB DDR4+8G EMMC+512Mb QSPI FLASH组成，另外有两个高精度Sitime公司的晶振，一个是单端33.3333MHz，另一个是差分200MHz，为VE2302系统和逻辑单元提供稳定的时钟输入。
10/100M/1000M以太网RJ-45接口
2路千兆以太网接口，芯片采用景略公司的JL2121以太网PHY芯片为用户提供网络通信服务。JL2121 芯片支持10/100/1000 Mbps网络传输速率; 全双工和自适应。
USB Uart调试接口
1路Uart转USB接口，用于和电脑通信，方便用户调试。串口芯片采用Silicon Labs CP2102GM的USB-UAR芯片, USB接口采用MINI USB接口。
PCIe x4接口
支持PCI Express 3.0标准，提供标准的PCIe x4高速数据传输接口。
Micro SD卡座
1路Micro SD卡座，用于存储操作系统镜像和文件系统。
USB2.0接口
1路高速USB2.0接口, 可用于开发板连接鼠标、键盘和U盘等USB外设。
MIPI接口
2路MIPI接口，支持MIPI 4xLane, 可以连接ALINX的MIPI摄像头（AN5010）。
LVDS接口
1路LVDS接口，用于连接ALINX的LVDS显示屏。
2路SFP+光纤接口
GTY收发器的2路高速收发器连接到2个光模块的发送和接收，实现2路高速的光纤通信接口。每路的光纤数据通信接收和发送的速度高达12.5Gb/s。
CAN通信接口
1路CAN/CAN FD总线接口，选用TI公司的TJA1051T芯片，接口采用3Pin的绿色接线端子。
12针PMOD扩展口
预留1个12针2.54mm间距的扩展IO口，扩展口包含2路3.3V电源，2路地，8路3.3V IO口。
JTAG口
10针2.54mm标准的JTAG口，用于VE2302程序的下载和调试;
按键
扩展板上2个用户按键，一个连接到PS的MIO，一个连接到PL的IO；
LED灯
5个LED（2个在核心板，3个在扩展板）；
VE2302核心板#
简介#
V100(核心板型号，下同)核心板，是基于XILINX公司的Versal ACAP系列的XCVE2302-SFVA784-1LP-E-S这款芯片开发的高性能核心板，具有高性能，低延迟，边缘计算，低功耗等特点，适合数据中心，视频图像处理，高速数据处理等方面使用。
这款核心板使用了4片MICRON公司的MT40A512M16LY-062E
这款DDR4芯片，有64位数据总线带宽和4GB的容量；DDR4 SDRAM的最高运行速度可达1600MHz(数据速率3200Mbps)。另外核心板上也集成了2片256MBit大小的QSPI FLASH和1片8GB大小的EMMC芯片，用于启动存储配置和系统文件。
这款核心板PS端扩展了53个1.8V电平标准的MIO，PL端扩展了22个3.3V电平标准IO，54个1.8V电平标准IO口，30个1.2V电平标准IO，还有8对GTY高速RX/TX差分信号。而且，FPGA芯片到接口之间走线做了等长和差分处理，并且核心板尺寸仅为65*60（mm），对于二次开发来说，非常适合。
V100核心板正面图
V100核心板背面图
VE2302#
前面已经介绍过了，我们所使用的Versal ACAP型号为XCVE2302-SFVA784-1LP-E-S，速度等级为1，工作温度0~100℃，封装为SFVA784。Versal ACAP的芯片命名规则如下：
VE2302芯片的集成了4个ARM Cortex™-A72处理器和2个Cortex-R5F处理器，另外还有34个AI Engines-ML加速单元和464个DSP处理单元。VE2302的内部资源如下所示：
时钟配置#
V100核心板上分别为PS系统, PL逻辑部分提供了参考时钟和RTC实时时钟，使PS系统和PL逻辑可以单独工作。时钟电路设计的示意图如下图2-3-1所示：
图 2-3-1 核心板时钟源
PS系统RTC实时时钟
核心板上的无源晶体Y1为PS系统的提供32.768KHz的实时时钟源。晶体连接到VE2302芯片的BANK503的RTC_PADI_503和RTC_PADO_503的管脚上。
PS系统时钟源
核心板上的X1晶振为PS系统提供33.333MHz的时钟输入。时钟的输入连接到VE2302芯片的BANK503的PS_REF_CLK_503的管脚上。
PL系统时钟源
板上提供了一个差分200MHz的PL系统时钟源，用于DDR4控制器的参考时钟。晶振输出连接到PL BANK701的全局时钟(GC)，这个全局时钟可以用来驱动FPGA内的DDR4控制器和用户逻辑电路。
PL时钟引脚分配：
信号名称 |
VE2302管脚名 |
VE2302管脚号 |
PL_CLK0_N |
IO_L 24N_GC_XCC_N8P1_M0P103_701 |
AC23 |
PL_CLK0_P |
IO_L 24P_GC_XCC_N8P0_M0P102_701 |
AB23 |
DDR4 DRAM#
V100核心板上配有4片Micron(美光）的1GB的DDR4芯片,型号为MT40A512M16LY-062E, 4片DDR4挂在BANK700，701和702的XPIO上，组成64位数据总线带宽和4GB的容量。DDR4 SDRAM的最高运行速度可达1600MHz(数据速率3200Mbps)。DDR4 SDRAM的具体配置如下表2-4-1所示。
位号 |
芯片型号 |
容量 |
厂家 |
U5,U8,U9,U10 |
MT40A512M16LY-062E |
512M x 16bit |
Micron |
表2-4-1 DDR4 SDRAM配置
DDR4的硬件设计需要严格考虑信号完整性，我们在电路设计和PCB设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制，保证DDR4的高速稳定的工作。DDR4的硬件连接方式如图2-4-1所示:
图2-4-1 DDR4 DRAM原理图部分
DDR4 SDRAM引脚分配：
信号名称 |
引脚名 |
引脚号 |
PL_DDR4_A0 |
IO_L18P_XCC_N6P0_M0P36_700 |
AB12 |
PL_DDR4_A1 |
IO_L17N_N5P5_M0P35_700 |
AE22 |
PL_DDR4_A2 |
IO_L17P_N5P4_M0P34_700 |
AD22 |
PL_DDR4_A3 |
IO_L20P_N6P4_M0P40_700 |
AB15 |
PL_DDR4_A4 |
IO_L12P_GC_XCC_N4P0_M0P24_700 |
AD12 |
PL_DDR4_A5 |
IO_L26P_N8P4_M0P52_700 |
AE17 |
PL_DDR4_A6 |
IO_L24P_GC_XCC_N8P0_M0P48_700 |
AD16 |
PL_DDR4_A7 |
IO_L6N_GC_XCC_N2P1_M0P13_700 |
AG11 |
PL_DDR4_A8 |
IO_L25N_N8P3_M0P51_700 |
AE14 |
PL_DDR4_A9 |
IO_L19P_N6P2_M0P38_700 |
AB14 |
PL_DDR4_A10 |
IO_L21N_XCC_N7P1_M0P43_700 |
AB17 |
PL_DDR4_A11 |
IO_L25P_N8P2_M0P50_700 |
AE13 |
PL_DDR4_A12 |
IO_L0N_XCC_N0P1_M0P1_700 |
AH12 |
PL_DDR4_A13 |
IO_L24N_GC_XCC_N8P1_M0P49_700 |
AD15 |
PL_DDR4_CLK_N |
IO_L15N_XCC_N5P1_M0P31_700 |
AD19 |
PL_DDR4_CLK_P |
IO_L15P_XCC_N5P0_M0P30_700 |
AC19 |
PL_DDR4_BA0 |
IO_L20N_N6P5_M0P41_700 |
AC16 |
PL_DDR4_BA1 |
IO_L12N_GC_XCC_N4P1_M0P25_700 |
AD11 |
PL_DDR4_WE_B |
IO_L16N_N5P3_M0P33_700 |
AD21 |
PL_DDR4_CAS_B |
IO_L14N_N4P5_M0P29_700 |
AD17 |
PL_DDR4_CS_B |
IO_L14P_N4P4_M0P28_700 |
AC17 |
PL_DDR4_ACT_B |
IO_L18N_XCC_N6P1_M0P37_700 |
AC11 |
PL_DDR4_RAS_B |
IO_L19N_N6P3_M0P39_700 |
AC13 |
PL_DDR4_BG0 |
IO_L21P_XCC_N7P0_M0P42_700 |
AB18 |
PL_DDR4_ODT |
IO_L23N_N7P5_M0P47_700 |
AC22 |
PL_DDR4_CKE |
IO_L23P_N7P4_M0P46_700 |
AB21 |
PL_DDR4_RST |
IO_L25P_N8P2_M0P104_701 |
AC24 |
PL_DDR4_DQS0_N |
IO_L9N_GC_XCC_N3P1_M0P19_700 |
AG16 |
PL_DDR4_DQS0_P |
IO_L9P_GC_XCC_N3P0_M0P18_700 |
AG17 |
PL_DDR4_DQS1_N |
IO_L3N_XCC_N1P1_M0P7_700 |
AH19 |
PL_DDR4_DQS1_P |
IO_L3P_XCC_N1P0_M0P6_700 |
AG20 |
PL_DDR4_DQS2_N |
IO_L6N_GC_XCC_N2P1_M0P67_701 |
AD27 |
PL_DDR4_DQS2_P |
IO_L6P_GC_XCC_N2P0_M0P66_701 |
AC28 |
PL_DDR4_DQS3_N |
IO_L3N_XCC_N1P1_M0P61_701 |
AF23 |
PL_DDR4_DQS3_P |
IO_L3P_XCC_N1P0_M0P60_701 |
AF24 |
PL_DDR4_DQS4_N |
IO_L15N_XCC_N5P1_M0P85_701 |
AA23 |
PL_DDR4_DQS4_P |
IO_L15P_XCC_N5P0_M0P84_701 |
Y24 |
PL_DDR4_DQS5_N |
IO_L21N_XCC_N7P1_M0P97_701 |
Y27 |
PL_DDR4_DQS5_P |
IO_L21P_XCC_N7P0_M0P96_701 |
Y28 |
PL_DDR4_DQS6_N |
IO_L0N_XCC_N0P1_M0P109_702 |
U28 |
PL_DDR4_DQS6_P |
IO_L0P_XCC_N0P0_M0P108_702 |
U27 |
PL_DDR4_DQS7_N |
IO_L9N_GC_XCC_N3P1_M0P127_702 |
N27 |
PL_DDR4_DQS7_P |
IO_L9P_GC_XCC_N3P0_M0P126_702 |
P26 |
PL_DDR4_DM0 |
IO_L6P_GC_XCC_N2P0_M0P12_700 |
AG12 |
PL_DDR4_DM1 |
IO_L0P_XCC_N0P0_M0P0_700 |
AH13 |
PL_DDR4_DM2 |
IO_L9P_GC_XCC_N3P0_M0P72_701 |
AE28 |
PL_DDR4_DM3 |
IO_L0P_XCC_N0P0_M0P54_701 |
AD24 |
PL_DDR4_DM4 |
IO_L12P_GC_XCC_N4P0_M0P78_701 |
V22 |
PL_DDR4_DM5 |
IO_L18P_XCC_N6P0_M0P90_701 |
V28 |
PL_DDR4_DM6 |
IO_L3P_XCC_N1P0_M0P114_702 |
N28 |
PL_DDR4_DM7 |
IO_L6P_GC_XCC_N2P0_M0P120_702 |
U25 |
PL_DDR4_DQ0 |
IO_L8P_N2P4_M0P16_700 |
AF14 |
PL_DDR4_DQ1 |
IO_L10N_N3P3_M0P21_700 |
AG18 |
PL_DDR4_DQ2 |
IO_L8N_N2P5_M0P17_700 |
AG15 |
PL_DDR4_DQ3 |
IO_L10P_N3P2_M0P20_700 |
AF18 |
PL_DDR4_DQ4 |
IO_L7P_N2P2_M0P14_700 |
AF13 |
PL_DDR4_DQ5 |
IO_L11N_N3P5_M0P23_700 |
AF19 |
PL_DDR4_DQ6 |
IO_L7N_N2P3_M0P15_700 |
AG13 |
PL_DDR4_DQ7 |
IO_L11P_N3P4_M0P22_700 |
AE19 |
PL_DDR4_DQ8 |
IO_L2P_N0P4_M0P4_700 |
AH17 |
PL_DDR4_DQ9 |
IO_L4P_N1P2_M0P8_700 |
AG21 |
PL_DDR4_DQ10 |
IO_L2N_N0P5_M0P5_700 |
AH18 |
PL_DDR4_DQ11 |
IO_L4N_N1P3_M0P9_700 |
AH20 |
PL_DDR4_DQ12 |
IO_L1P_N0P2_M0P2_700 |
AH14 |
PL_DDR4_DQ13 |
IO_L5N_N1P5_M0P11_700 |
AH22 |
PL_DDR4_DQ14 |
IO_L1N_N0P3_M0P3_700 |
AH15 |
PL_DDR4_DQ15 |
IO_L5P_N1P4_M0P10_700 |
AG22 |
PL_DDR4_DQ16 |
IO_L8N_N2P5_M0P71_701 |
AF26 |
PL_DDR4_DQ17 |
IO_L7N_N2P3_M0P69_701 |
AE26 |
PL_DDR4_DQ18 |
IO_L10N_N3P3_M0P75_701 |
AH27 |
PL_DDR4_DQ19 |
IO_L8P_N2P4_M0P70_701 |
AE27 |
PL_DDR4_DQ20 |
IO_L11N_N3P5_M0P77_701 |
AG27 |
PL_DDR4_DQ21 |
IO_L7P_N2P2_M0P68_701 |
AD26 |
PL_DDR4_DQ22 |
IO_L11P_N3P4_M0P76_701 |
AG26 |
PL_DDR4_DQ23 |
IO_L10P_N3P2_M0P74_701 |
AG28 |
PL_DDR4_DQ24 |
IO_L1N_N0P3_M0P57_701 |
AE24 |
PL_DDR4_DQ25 |
IO_L1P_N0P2_M0P56_701 |
AD25 |
PL_DDR4_DQ26 |
IO_L5P_N1P4_M0P64_701 |
AH24 |
PL_DDR4_DQ27 |
IO_L2P_N0P4_M0P58_701 |
AF25 |
PL_DDR4_DQ28 |
IO_L4P_N1P2_M0P62_701 |
AG23 |
PL_DDR4_DQ29 |
IO_L2N_N0P5_M0P59_701 |
AG25 |
PL_DDR4_DQ30 |
IO_L4N_N1P3_M0P63_701 |
AH23 |
PL_DDR4_DQ31 |
IO_L5N_N1P5_M0P65_701 |
AH25 |
PL_DDR4_DQ32 |
IO_L17P_N5P4_M0P88_701 |
Y22 |
PL_DDR4_DQ33 |
IO_L13P_N4P2_M0P80_701 |
V23 |
PL_DDR4_DQ34 |
IO_L16P_N5P2_M0P86_701 |
Y23 |
PL_DDR4_DQ35 |
IO_L13N_N4P3_M0P81_701 |
W24 |
PL_DDR4_DQ36 |
IO_L16N_N5P3_M0P87_701 |
AA22 |
PL_DDR4_DQ37 |
IO_L14P_N4P4_M0P82_701 |
V24 |
PL_DDR4_DQ38 |
IO_L17N_N5P5_M0P89_701 |
AA21 |
PL_DDR4_DQ39 |
IO_L14N_N4P5_M0P83_701 |
W25 |
PL_DDR4_DQ40 |
IO_L19P_N6P2_M0P92_701 |
V25 |
PL_DDR4_DQ41 |
IO_L20P_N6P4_M0P94_701 |
W27 |
PL_DDR4_DQ42 |
IO_L22P_N7P2_M0P98_701 |
AA28 |
PL_DDR4_DQ43 |
IO_L19N_N6P3_M0P93_701 |
W26 |
PL_DDR4_DQ44 |
IO_L20N_N6P5_M0P95_701 |
Y26 |
PL_DDR4_DQ45 |
IO_L23P_N7P4_M0P100_701 |
AA26 |
PL_DDR4_DQ46 |
IO_L22N_N7P3_M0P99_701 |
AB28 |
PL_DDR4_DQ47 |
IO_L23N_N7P5_M0P101_701 |
AB26 |
PL_DDR4_DQ48 |
IO_L2P_N0P4_M0P112_702 |
P27 |
PL_DDR4_DQ49 |
IO_L5P_N1P4_M0P118_702 |
K27 |
PL_DDR4_DQ50 |
IO_L2N_N0P5_M0P113_702 |
R28 |
PL_DDR4_DQ51 |
IO_L4N_N1P3_M0P117_702 |
L28 |
PL_DDR4_DQ52 |
IO_L1P_N0P2_M0P110_702 |
R27 |
PL_DDR4_DQ53 |
IO_L5N_N1P5_M0P119_702 |
K28 |
PL_DDR4_DQ54 |
IO_L1N_N0P3_M0P111_702 |
T28 |
PL_DDR4_DQ55 |
IO_L4P_N1P2_M0P116_702 |
M27 |
PL_DDR4_DQ56 |
IO_L8P_N2P4_M0P124_702 |
P25 |
PL_DDR4_DQ57 |
IO_L10N_N3P3_M0P129_702 |
L26 |
PL_DDR4_DQ58 |
IO_L8N_N2P5_M0P125_702 |
R26 |
PL_DDR4_DQ59 |
IO_L10P_N3P2_M0P128_702 |
M26 |
PL_DDR4_DQ60 |
IO_L7P_N2P2_M0P122_702 |
T25 |
PL_DDR4_DQ61 |
IO_L11N_N3P5_M0P131_702 |
K26 |
PL_DDR4_DQ62 |
IO_L7N_N2P3_M0P123_702 |
T26 |
PL_DDR4_DQ63 |
IO_L11P_N3P4_M0P130_702 |
J25 |
QSPI Flash#
核心板上使用了2片256Mbit大小的QSPI FLASH芯片，型号为MT25QU256ABA1EW9-0SIT ，它使用1.8V CMOS电压标准。由于它的非易失特性，在使用中，QSPI FLASH可以作为FPGA系统的启动镜像。这些镜像主要包括FPGA的bit文件、软核的应用程序代码以及其它的用户数据文件。
QSPI FLASH的具体型号和相关参数见下表
位号 |
芯片类型 |
容量 |
厂家 |
U3，U4 |
MT25QU256ABA1EW9-0SIT |
256M Bit |
Micron |
表2-5-1 QSPI Flash的型号和参数
QSPI FLASH连接到Versal
ACAP芯片的PS部分BANK500的XPIO口上，在系统设计中需要配置这些PS端的MIO口功能为QSPI
FLASH接口。
图2-5-1 QSPI Flash连接示意图
配置芯片引脚分配：
信号名称 |
引脚名 |
引脚号 |
MIO0_QSPI0_SCLK |
PMC_MIO0_500 |
AA1 |
MIO1_QSPI0_IO1 |
PMC_MIO1_500 |
AB1 |
MIO2_QSPI0_IO2 |
PMC_MIO2_500 |
AD1 |
MIO3_QSPI0_IO3 |
PMC_MIO3_500 |
AE1 |
MIO4_QSPI0_IO0 |
PMC_MIO4_500 |
AF1 |
MIO5_QSPI0_SS_B |
PMC_MIO5_500 |
AG1 |
MIO7_QSPI1_SS_B |
PMC_MIO7_500 |
AG2 |
MIO8_QSPI1_IO0 |
PMC_MIO8_500 |
AE2 |
MIO9_QSPI1_IO1 |
PMC_MIO9_500 |
AD2 |
MIO10_QSPI1_IO2 |
PMC_MIO10_500 |
AC2 |
MIO11_QSPI1_IO3 |
PMC_MIO11_500 |
AB2 |
MIO12_QSPI1_SCLK |
PMC_MIO12_500 |
AA3 |
eMMC Flash#
V100核心板配有一片大容量的8GB大小的eMMC FLASH芯片，型号为MTFC8GAKAJCN-4M，它支持JEDEC e-MMC V5.0标准的HS-MMC接口，电平支持1.8V或者3.3V。eMMC FLASH和ACAP连接的数据宽度为8bit。由于eMMC FLASH的大容量和非易失特性，在ACAP系统使用中，它可以作为系统大容量的存储设备，比如存储ARM的应用程序、系统文件以及其它的用户数据文件。eMMC FLASH的具体型号和相关参数见表2-6-1。
位号 |
芯片类型 |
容量 |
厂家 |
U8 |
MTFC8GAKAJCN-4M |
8G Byte |
Micron |
表2-6-1 eMMC Flash的型号和参数
eMMC FLASH连接到Versal ACAP的PS部分BANK501的PMC MIO口上，在系统设计中需要配置这些PMC MIO口功能为EMMC接口。为图2-6-1为eMMC Flash在原理图中的部分。
图2-6-1 eMMC Flash连接示意图
配置芯片引脚分配：
信号名称 |
引脚名 |
引脚号 |
MMC_CCLK |
PMC_MIO38_501 |
AE8 |
MMC_CMD |
PMC_MIO40_501 |
AB8 |
MMC_DAT0 |
PMC_MIO41_501 |
AA8 |
MMC_DAT1 |
PMC_MIO42_501 |
AA9 |
MMC_DAT2 |
PMC_MIO43_501 |
AC9 |
MMC_DAT3 |
PMC_MIO44_501 |
AD9 |
MMC_DAT4 |
PMC_MIO45_501 |
AE9 |
MMC_DAT5 |
PMC_MIO46_501 |
AF9 |
MMC_DAT6 |
PMC_MIO47_501 |
AF10 |
MMC_DAT7 |
PMC_MIO48_501 |
AD10 |
MMC_RSTN |
PMC_MIO49_501 |
AC10 |
LED灯#
V100核心板上有1个红色电源指示灯(PWR)，1个是配置LED灯(DONE)。当核心板供电后，电源指示灯会亮起；当FPGA 配置程序后，配置LED灯会亮起。LED灯硬件连接的示意图如图2-7-1所示：
图2-7-1 开发板LED灯硬件连接示意图
电源#
V100核心板供电电压为7.5V~15V(典型值12V），通过连接底板给核心板供电。核心板上通过MYMGM1R824ELA5RA 电源芯片为XCVE2302提供核心电源0.7V, 另外BANK503，BANK700，BANK302的电源用DCDC芯片TLV62130RGT产生。BANK703和GTY收发器的电源由LDO芯片产生。
因为Versal ACAP FPGA的电源有上电顺序的要求，在电路设计中，我们已经按照 芯片的电源要求设计上电依次为:
1). VCCIO503(3.3V), VCCO302(3.3V), VCCIO_501/502/503（1.8 V),
VCCIO700/701/702(1.2V)
VCCINT/VCC_PMC/VCC_PSFP/VCC_PSLP(0.7V)
VCCBRAM/VCC_SOC/VCC_IO (0.8V)
VCCAUX/VCCAUX_PMC/VCCAUX_SMON(1.5V)
GTYP_AVCC (0.9V)
GTYP_AVTT(1.2V)
扩展接口#
核心板的背面一共扩展出2个高速扩展口，使用2个160Pin的板间连接器（Samtec:ADF6-40-03.5-L-4-2-A-TR）和底板连接，FPGA的IO口通过差分走线方式连接到这2个扩展口上。连接器的PIN脚间距为0.5mm，和底板的母座连接器配置实现高速数据通信。
扩展口U23A
160Pin的连接器U23用来连接底板的VCCIN电源(+12V),地和FPGA的普通IO，这里需要注意，U23的A和B列的是连接到BANK702和PS端的IO口的。U23_AB扩展口的管脚分配如表2-9-1所示：
2-9-1表：扩展口U23_AB引脚分配
U23 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
U23 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
A1 |
B702_L17_N |
J24 |
1 .2V |
B1 |
B702_L12_N |
T24 |
1 .2V |
A2 |
B702_L17_P |
K23 |
1 .2V |
B2 |
B702_L12_P |
U23 |
1 .2V |
A3 |
GND |
地 |
B3 |
GND |
地 |
||
A4 |
B702_L25_N |
L25 |
1 .2V |
B4 |
B702_L16_N |
K24 |
1 .2V |
A5 |
B702_L25_P |
L24 |
1 .2V |
B5 |
B702_L16_P |
L23 |
1 .2V |
A6 |
GND |
地 |
B6 |
GND |
地 |
||
A7 |
B702_L24_N |
N24 |
1 .2V |
B7 |
B702_L21_N |
M21 |
1 .2V |
A8 |
B702_L24_P |
N23 |
1 .2V |
B8 |
B702_L21_P |
N21 |
1 .2V |
A9 |
GND |
地 |
B9 |
GND |
地 |
||
A10 |
B702_L22_N |
L22 |
1 .2V |
B10 |
B302_L5_N |
C12 |
3 .3V |
A11 |
B702_L22_P |
K21 |
1 .2V |
B11 |
B302_L5_P |
D11 |
3 .3V |
A12 |
GND |
地 |
B12 |
GND |
地 |
||
A13 |
B302_L2_N |
D14 |
3 .3V |
B13 |
B302_L0_N |
E14 |
3 .3V |
A14 |
B302_L2_P |
E13 |
3 .3V |
B14 |
B302_L0_P |
F14 |
3 .3V |
A15 |
GND |
地 |
B15 |
GND |
地 |
||
A16 |
PS_MIO31 |
AD6 |
1 .8V |
B16 |
PS_MIO35 |
AC7 |
1 .8V |
A17 |
PS_MIO25 |
Y4 |
1 .8V |
B17 |
PS_MIO37 |
AE7 |
1 .8V |
A18 |
GND |
地 |
B18 |
GND |
地 |
||
A19 |
PS_MIO26 |
AA5 |
1 .8V |
B19 |
PS_MIO22 |
AD4 |
1 .8V |
A20 |
PS_MIO33 |
AA6 |
1 .8V |
B20 |
PS_MIO19 |
AH4 |
1 .8V |
A21 |
GND |
地 |
B21 |
GND |
地 |
||
A22 |
PS_MIO32 |
AB6 |
1 .8V |
B22 |
PS_MIO20 |
AF4 |
1 .8V |
A23 |
PS_MIO27 |
AB5 |
1 .8V |
B23 |
PS_MIO28 |
AC5 |
1 .8V |
A24 |
GND |
地 |
B24 |
GND |
地 |
||
A25 |
PS_MIO14 |
AC3 |
1 .8V |
B25 |
PS_MIO23 |
AC4 |
1 .8V |
A26 |
PS_MIO13 |
AB3 |
1 .8V |
B26 |
PS_MIO24 |
AA4 |
1 .8V |
A27 |
GND |
地 |
B27 |
GND |
地 |
||
A28 |
LPD_MIO24 |
Y8 |
1 .8V |
B28 |
LPD_MIO4 |
Y2 |
1 .8V |
A29 |
LPD_MIO23 |
Y7 |
1 .8V |
B29 |
LPD_MIO3 |
Y1 |
1 .8V |
A30 |
GND |
地 |
B30 |
GND |
地 |
||
A31 |
LPD_MIO5 |
W2 |
1 .8V |
B31 |
LPD_MIO18 |
W5 |
1 .8V |
A32 |
LPD_MIO2 |
W1 |
1 .8V |
B32 |
LPD_MIO12 |
W4 |
1 .8V |
A33 |
GND |
地 |
B33 |
GND |
地 |
||
A34 |
LPD_MIO7 |
U2 |
1 .8V |
B34 |
LPD_MIO1 |
U1 |
1 .8V |
A35 |
LPD_MIO6 |
V2 |
1 .8V |
B35 |
LPD_MIO13 |
V4 |
1 .8V |
A36 |
GND |
地 |
B36 |
GND |
地 |
||
A37 |
FPGA_TDI |
AG10 |
1 .8V |
B37 |
FPGA_TCK |
AH10 |
1 .8V |
A38 |
FPGA_TMS |
AH9 |
1 .8V |
B38 |
FPGA_TDO |
AF8 |
1 .8V |
A39 |
GND |
地 |
B39 |
GND |
地 |
||
A40 |
+12V |
+12V |
B40 |
+12V |
+12V |
扩展口U23_CD
U23B扩展口的管脚分配如表2-9-2所示：
2-10-2表：扩展口U23_CD引脚分配
U23 管脚 |
信号 名称 |
FPGA 管 脚号 |
电平 标准 |
U23 管 脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
C1 |
B702_L13_N |
R24 |
1.2V |
D1 |
B702_L14_N |
P24 |
1 .2V |
C2 |
B702_L13_P |
T23 |
1.2V |
D2 |
B702_L14_P |
R23 |
1 .2V |
C3 |
GND |
地 |
D3 |
GND |
地 |
||
C4 |
B702_L26_N |
M25 |
1.2V |
D4 |
B702_L18_N |
U22 |
1 .2V |
C5 |
B702_L26_P |
N25 |
1.2V |
D5 |
B702_L18_P |
V21 |
1 .2V |
C6 |
GND |
地 |
D6 |
GND |
地 |
||
C7 |
B702_L23_N |
J22 |
1.2V |
D7 |
B702_L19_N |
R22 |
1 .2V |
C8 |
B702_L23_P |
J21 |
1.2V |
D8 |
B702_L19_P |
T21 |
1 .2V |
C9 |
GND |
地 |
D9 |
GND |
地 |
||
C10 |
B702_L15_N |
M23 |
1.2V |
D10 |
B702_L20_N |
P22 |
1 .2V |
C11 |
B702_L15_P |
M22 |
1.2V |
D11 |
B702_L20_P |
R21 |
1 .2V |
C12 |
GND |
地 |
D12 |
GND |
地 |
||
C13 |
B302_L3_N |
D12 |
3.3V |
D13 |
B302_L4_N |
E11 |
3 .3V |
C14 |
B302_L3_P |
E12 |
3.3V |
D14 |
B302_L4_P |
F11 |
3 .3V |
C15 |
GND |
地 |
D15 |
GND |
地 |
||
C16 |
PS_MIO34 |
AB7 |
1.8V |
D16 |
B302_L6_N |
C10 |
3 .3V |
C17 |
PS_MIO30 |
AE6 |
1.8V |
D17 |
B302_L6_P |
D10 |
3 .3V |
C18 |
GND |
地 |
D18 |
GND |
地 |
||
C19 |
PS_MIO29 |
AD5 |
1.8V |
D19 |
PS_MIO15 |
AE3 |
1 .8V |
C20 |
PS_MIO18 |
AH3 |
1.8V |
D20 |
PS_MIO21 |
AE4 |
1 .8V |
C21 |
GND |
地 |
D21 |
GND |
地 |
||
C22 |
PS_MIO17 |
AG3 |
1.8V |
D22 |
PS_MIO51 |
AA10 |
1 .8V |
C23 |
PS_MIO16 |
AF3 |
1.8V |
D23 |
PS_MIO50 |
AB10 |
1 .8V |
C24 |
GND |
地 |
D24 |
GND |
地 |
||
C25 |
LPD_MIO22 |
T6 |
1.8V |
D25 |
PS_MIO36 |
AD7 |
1 .8V |
C26 |
LPD_MIO15 |
T5 |
1.8V |
D26 |
LPD_MIO20 |
W6 |
1 .8V |
C27 |
GND |
地 |
D27 |
GND |
地 |
||
C28 |
LPD_MIO19 |
Y6 |
1.8V |
D28 |
LPD_MIO21 |
U6 |
1 .8V |
C29 |
LPD_MIO16 |
U5 |
1.8V |
D29 |
LPD_MIO25 |
Y9 |
1 .8V |
C30 |
GND |
地 |
D30 |
GND |
地 |
||
C31 |
LPD_MIO11 |
Y3 |
1.8V |
D31 |
LPD_MIO8 |
T3 |
1 .8V |
C32 |
LPD_MIO17 |
V5 |
1.8V |
D32 |
LPD_MIO14 |
T4 |
1 .8V |
C33 |
GND |
地 |
D33 |
GND |
地 |
||
C34 |
LPD_MIO10 |
V3 |
1.8V |
D34 |
LPD_MIO0 |
T1 |
1 .8V |
C35 |
VCC_BATT |
D35 |
LPD_MIO9 |
U3 |
1 .8V |
||
C36 |
GND |
地 |
D36 |
GND |
地 |
||
C37 |
PS_MODE0 |
AG8 |
3.3V |
D37 |
PS_MODE2 |
AG6 |
3 .3V |
C38 |
PS_MODE1 |
AG7 |
3.3V |
D38 |
PS_MODE3 |
AG5 |
3 .3V |
C39 |
GND |
地 |
D39 |
GND |
地 |
||
C40 |
+12V |
+12V |
D40 |
+12V |
+12V |
扩展口U24_AB
160Pin的连接器U24用来扩展FPGA的BANK302，BANK703的普通IO，以及收发器。U24_AB扩展口的管脚分配如表2-9-3所示：
2-9-3表：扩展口U24_AB引脚分配
U24 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
U24 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
A1 |
GND |
地 |
B1 |
GND |
地 |
||
A2 |
104_TX2_N |
C4 |
1 .2V |
B2 |
104_TX0_N |
E4 |
1 .2V |
A3 |
104_TX2_P |
C5 |
1 .2V |
B3 |
104_TX0_P |
E5 |
1 .2V |
A4 |
GND |
地 |
B4 |
GND |
地 |
||
A5 |
104_TX3_N |
B7 |
1 .2V |
B5 |
104_TX1_N |
D7 |
1 .2V |
A6 |
104_TX3_P |
B8 |
1 .2V |
B6 |
104_TX1_P |
D8 |
1 .2V |
A7 |
GND |
地 |
B7 |
GND |
地 |
||
A8 |
104_CLK1_N |
F6 |
1 .2V |
B8 |
104_CLK0_N |
H6 |
1 .2V |
A9 |
104_CLK1_P |
F7 |
1 .2V |
B9 |
104_CLK0_P |
H7 |
1 .2V |
A10 |
GND |
地 |
B10 |
GND |
地 |
||
A11 |
103_TX2_N |
J4 |
1 .2V |
B11 |
103_TX3_N |
G4 |
1 .2V |
A12 |
103_TX2_P |
J5 |
1 .2V |
B12 |
103_TX3_P |
G5 |
1 .2V |
A13 |
GND |
地 |
B13 |
GND |
地 |
||
A14 |
103_TX0_N |
N4 |
1 .2V |
B14 |
103_TX1_N |
L4 |
1 .2V |
A15 |
103_TX0_P |
N5 |
1 .2V |
B15 |
103_TX1_P |
L5 |
1 .2V |
A16 |
GND |
地 |
B16 |
GND |
地 |
||
A17 |
GND |
地 |
B17 |
GND |
地 |
||
A18 |
B302_L10_N |
A14 |
3 .3V |
B18 |
B302_L9_N |
A13 |
3 .3V |
A19 |
B302_L10_P |
B13 |
3 .3V |
B19 |
B302_L9_P |
B12 |
3 .3V |
A20 |
GND |
地 |
B20 |
GND |
地 |
||
A21 |
B302_L1_N |
C13 |
3 .3V |
B21 |
B703_L20_N |
D21 |
1 .5V |
A22 |
B302_L1_P |
C14 |
3 .3V |
B22 |
B703_L20_P |
D20 |
1 .5V |
A23 |
GND |
地 |
B23 |
GND |
地 |
||
A24 |
B703_L21_N |
C21 |
1 .5V |
B24 |
B703_L18_N |
H22 |
1 .5V |
A25 |
B703_L21_P |
B20 |
1 .5V |
B25 |
B703_L18_P |
G21 |
1 .5V |
A26 |
GND |
地 |
B26 |
GND |
地 |
||
A27 |
B703_L16_N |
B23 |
1 .5V |
B27 |
B703_L24_N |
F24 |
1 .5V |
A28 |
B703_L16_P |
C23 |
1 .5V |
B28 |
B703_L24_P |
F23 |
1 .5V |
A29 |
GND |
地 |
B29 |
GND |
地 |
||
A30 |
B703_L8_N |
E26 |
1 .5V |
B30 |
B703_L26_N |
D26 |
1 .5V |
A31 |
B703_L8_P |
F26 |
1 .5V |
B31 |
B703_L26_P |
D25 |
1 .5V |
A32 |
GND |
地 |
B32 |
GND |
地 |
||
A33 |
B703_L1_N |
G28 |
1 .5V |
B33 |
B703_L7_N |
G26 |
1 .5V |
A34 |
B703_L1_P |
H27 |
1 .5V |
B34 |
B703_L7_P |
G25 |
1 .5V |
A35 |
GND |
地 |
B35 |
GND |
地 |
||
A36 |
B703_L6_N |
J26 |
1 .5V |
B36 |
B703_L0_N |
H28 |
1 .5V |
A37 |
B703_L6_P |
H25 |
1 .5V |
B37 |
B703_L0_P |
J27 |
1 .5V |
A38 |
GND |
地 |
B38 |
GND |
地 |
||
A39 |
B703_L5_N |
B28 |
1 .5V |
B39 |
B703_L12_N |
H24 |
1 .5V |
A40 |
B703_L5_P |
C27 |
1 .5V |
B40 |
B703_L12_P |
H23 |
1 .5V |
扩展口U24_CD
U24_CD扩展口的管脚分配如表2-9-4所示：
2-9-4表：扩展口U24_CD引脚分配
U24 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
U24 管脚 |
信号 名称 |
FPGA 管 脚号 |
电 平 标 准 |
C1 |
GND |
地 |
D1 |
GND |
地 |
||
C2 |
104_RX1_N |
D1 |
1 .2V |
D2 |
104_RX0_N |
F1 |
1 .2V |
C3 |
104_RX1_P |
D2 |
1 .2V |
D3 |
104_RX0_P |
F2 |
1 .2V |
C4 |
GND |
地 |
D4 |
GND |
地 |
||
C5 |
104_RX3_N |
A4 |
1 .2V |
D5 |
104_RX2_N |
B1 |
1 .2V |
C6 |
104_RX3_P |
A5 |
1 .2V |
D6 |
104_RX2_P |
B2 |
1 .2V |
C7 |
GND |
地 |
D7 |
GND |
地 |
||
C8 |
103_CLK1_N |
K6 |
1 .2V |
D8 |
103_CLK0_N |
M6 |
1 .2V |
C9 |
103_CLK1_P |
K7 |
1 .2V |
D9 |
103_CLK0_P |
M7 |
1 .2V |
C10 |
GND |
地 |
D10 |
GND |
地 |
||
C11 |
103_RX2_N |
K1 |
1 .2V |
D11 |
103_RX3_N |
H1 |
1 .2V |
C12 |
103_RX2_P |
K2 |
1 .2V |
D12 |
103_RX3_P |
H2 |
1 .2V |
C13 |
GND |
地 |
D13 |
GND |
地 |
||
C14 |
103_RX1_N |
M1 |
1 .2V |
D14 |
103_RX0_N |
P1 |
1 .2V |
C15 |
103_RX1_P |
M2 |
1 .2V |
D15 |
103_RX0_P |
P2 |
1 .2V |
C16 |
GND |
地 |
D16 |
GND |
地 |
||
C17 |
GND |
地 |
D17 |
GND |
地 |
||
C18 |
B302_L8_N |
A11 |
3 .3V |
D18 |
B302_L7_N |
A10 |
3 .3V |
C19 |
B302_L8_P |
B11 |
3 .3V |
D19 |
B302_L7_P |
B10 |
3 .3V |
C20 |
GND |
地 |
D20 |
GND |
地 |
||
C21 |
B703_L19_N |
F21 |
1 .5V |
D21 |
B703_L13_N |
G23 |
1 .5V |
C22 |
B703_L19_P |
E20 |
1 .5V |
D22 |
B703_L13_P |
F22 |
1 .5V |
C23 |
GND |
地 |
D23 |
GND |
地 |
||
C24 |
B703_L14_N |
E23 |
1 .5V |
D24 |
B703_L22_N |
A21 |
1 .5V |
C25 |
B703_L14_P |
E22 |
1 .5V |
D25 |
B703_L22_P |
A20 |
1 .5V |
C26 |
GND |
地 |
D26 |
GND |
地 |
||
C27 |
B703_L9_N |
B25 |
1 .5V |
D27 |
B703_L23_N |
B22 |
1 .5V |
C28 |
B703_L9_P |
C25 |
1 .5V |
D28 |
B703_L23_P |
C22 |
1 .5V |
C29 |
GND |
地 |
D29 |
GND |
地 |
||
C30 |
B703_L25_N |
F25 |
1 .5V |
D30 |
B703_L17_N |
A24 |
1 .5V |
C31 |
B703_L25_P |
E24 |
1 .5V |
D31 |
B703_L17_P |
A23 |
1 .5V |
C32 |
GND |
地 |
D32 |
GND |
地 |
||
C33 |
B703_L15_N |
C24 |
1 .5V |
D33 |
B703_L10_N |
A26 |
1 .5V |
C34 |
B703_L15_P |
D24 |
1 .5V |
D34 |
B703_L10_P |
A25 |
1 .5V |
C35 |
GND |
地 |
D35 |
GND |
地 |
||
C36 |
B703_L2_N |
F28 |
1 .5V |
D36 |
B703_L11_N |
B27 |
1 .5V |
C37 |
B703_L2_P |
G27 |
1 .5V |
D37 |
B703_L11_P |
B26 |
1 .5V |
C38 |
GND |
地 |
D38 |
GND |
地 |
||
C39 |
B703_L4_N |
C28 |
1 .5V |
D39 |
B703_L3_N |
E28 |
1 .5V |
C40 |
B703_L4_P |
D27 |
1 .5V |
D40 |
B703_L3_P |
E27 |
1 .5V |
结构图#
正面图（TOP View）